util/inteltool: rename GPIO_RSVD_* to their correct names for CNL-LP

The names of the GPIO_RSVD_* are documented in the PCH EDS, in Linux
(linux/drivers/pinctrl/intel/pinctrl-cannonlake.c) and other places.

Also, see soc/intel/tigerlake for reference.

Change-Id: I86c7159d9f48560c41efdfe49f162aef00499d13
Signed-off-by: Michael Niewöhner <foss@mniewoehner.de>
Reviewed-on: https://review.coreboot.org/c/coreboot/+/45200
Tested-by: build bot (Jenkins) <no-reply@coreboot.org>
Reviewed-by: Stefan Reinauer <stefan.reinauer@coreboot.org>

1 files changed, 76 insertions, 76 deletions

diff --git a/util/inteltool/gpio_names/cannonlake_lp.h b/util/inteltool/gpio_names/cannonlake_lp.h
index 0aa69b0101a9..9d9c66ba4708 100644
--- a/util/inteltool/gpio_names/cannonlake_lp.h
+++ b/util/inteltool/gpio_names/cannonlake_lp.h
@@ -4,31 +4,31 @@
 #include "gpio_groups.h"
 
 const char *const cannonlake_pch_lp_group_a_names[] = {
-	"GPP_A0",	"RCIN#",		"TIME_SYNC1",		"n/a",
-	"GPP_A1",	"LAD0",			"ESPI_IO0",		"n/a",
-	"GPP_A2",	"LAD1",			"ESPI_IO1",		"n/a",
-	"GPP_A3",	"LAD2",			"ESPI_IO2",		"n/a",
-	"GPP_A4",	"LAD3",			"ESPI_IO3",		"n/a",
-	"GPP_A5",	"LFRAME#",		"ESPI_CS0#",		"n/a",
-	"GPP_A6",	"SERIRQ",		"n/a",			"n/a",
-	"GPP_A7",	"PIRQA#",		"GSPI0_CS1#",		"n/a",
-	"GPP_A8",	"CLKRUN#",		"n/a",			"n/a",
-	"GPP_A9",	"CLKOUT_LPC0",		"ESPI_CLK",		"n/a",
-	"GPP_A10",	"CLKOUT_LPC1",		"n/a",			"n/a",
-	"GPP_A11",	"PME#",			"GSPI1_CS1#",		"SD_VDD2_PWR_EN#",
-	"GPP_A12",	"BM_BUSY#",		"ISH_GP6",		"SX_EXIT_HOLDOFF#",
-	"GPP_A13",	"SUSWARN#/SUSPWRDNACK",	"n/a",			"n/a",
-	"GPP_A14",	"SUS_STAT#",		"ESPI_RESET#",		"n/a",
-	"GPP_A15",	"SUSACK#",		"n/a",			"n/a",
-	"GPP_A16",	"SD_1P8_SEL",		"n/a",			"n/a",
-	"GPP_A17",	"SD_VDD1_PWR_EN#",	"ISH_GP7",		"n/a",
-	"GPP_A18",	"ISH_GP0",		"n/a",			"n/a",
-	"GPP_A19",	"ISH_GP1",		"n/a",			"n/a",
-	"GPP_A20",	"ISH_GP2",		"n/a",			"n/a",
-	"GPP_A21",	"ISH_GP3",		"n/a",			"n/a",
-	"GPP_A22",	"ISH_GP4",		"n/a",			"n/a",
-	"GPP_A23",	"ISH_GP5",		"n/a",			"n/a",
-	"GPIO_RSVD_0",	"n/a",			"n/a",			"n/a",
+	"GPP_A0",		"RCIN#",		"TIME_SYNC1",	"n/a",
+	"GPP_A1",		"LAD0",			"ESPI_IO0",	"n/a",
+	"GPP_A2",		"LAD1",			"ESPI_IO1",	"n/a",
+	"GPP_A3",		"LAD2",			"ESPI_IO2",	"n/a",
+	"GPP_A4",		"LAD3",			"ESPI_IO3",	"n/a",
+	"GPP_A5",		"LFRAME#",		"ESPI_CS0#",	"n/a",
+	"GPP_A6",		"SERIRQ",		"n/a",		"n/a",
+	"GPP_A7",		"PIRQA#",		"GSPI0_CS1#",	"n/a",
+	"GPP_A8",		"CLKRUN#",		"n/a",		"n/a",
+	"GPP_A9",		"CLKOUT_LPC0",		"ESPI_CLK",	"n/a",
+	"GPP_A10",		"CLKOUT_LPC1",		"n/a",		"n/a",
+	"GPP_A11",		"PME#",			"GSPI1_CS1#",	"SD_VDD2_PWR_EN#",
+	"GPP_A12",		"BM_BUSY#",		"ISH_GP6",	"SX_EXIT_HOLDOFF#",
+	"GPP_A13",		"SUSWARN#/SUSPWRDNACK",	"n/a",		"n/a",
+	"GPP_A14",		"SUS_STAT#",		"ESPI_RESET#",	"n/a",
+	"GPP_A15",		"SUSACK#",		"n/a",		"n/a",
+	"GPP_A16",		"SD_1P8_SEL",		"n/a",		"n/a",
+	"GPP_A17",		"SD_VDD1_PWR_EN#",	"ISH_GP7",	"n/a",
+	"GPP_A18",		"ISH_GP0",		"n/a",		"n/a",
+	"GPP_A19",		"ISH_GP1",		"n/a",		"n/a",
+	"GPP_A20",		"ISH_GP2",		"n/a",		"n/a",
+	"GPP_A21",		"ISH_GP3",		"n/a",		"n/a",
+	"GPP_A22",		"ISH_GP4",		"n/a",		"n/a",
+	"GPP_A23",		"ISH_GP5",		"n/a",		"n/a",
+	"ESPI_CLK_LOOPBK",	"ESPI_CLK_LOOPBK",	"n/a",		"n/a",
 };
 
 const struct gpio_group cannonlake_pch_lp_group_a = {
@@ -39,32 +39,32 @@ const struct gpio_group cannonlake_pch_lp_group_a = {
 };
 
 const char *const cannonlake_pch_lp_group_b_names[] = {
-	"GPP_B0",	"Reserved",		"n/a",
-	"GPP_B1",	"Reserved",		"n/a",
-	"GPP_B2",	"VRALERT#",		"n/a",
-	"GPP_B3",	"CPU_GP2",		"n/a",
-	"GPP_B4",	"CPU_GP3",		"n/a",
-	"GPP_B5",	"SRCCLKREQ0#",		"n/a",
-	"GPP_B6",	"SRCCLKREQ1#",		"n/a",
-	"GPP_B7",	"SRCCLKREQ2#",		"n/a",
-	"GPP_B8",	"SRCCLKREQ3#",		"n/a",
-	"GPP_B9",	"SRCCLKREQ4#",		"n/a",
-	"GPP_B10",	"SRCCLKREQ5#",		"n/a",
-	"GPP_B11",	"EXT_PWR_GATE#",	"n/a",
-	"GPP_B12",	"SLP_S0#",		"n/a",
-	"GPP_B13",	"PLTRST#",		"n/a",
-	"GPP_B14",	"SPKR",			"n/a",
-	"GPP_B15",	"GSPI0_CS0#",		"n/a",
-	"GPP_B16",	"GSPI0_CLK",		"n/a",
-	"GPP_B17",	"GSPI0_MISO",		"n/a",
-	"GPP_B18",	"GSPI0_MOSI",		"n/a",
-	"GPP_B19",	"GSPI1_CS0#",		"n/a",
-	"GPP_B20",	"GSPI1_CLK",		"n/a",
-	"GPP_B21",	"GSPI1_MISO",		"n/a",
-	"GPP_B22",	"GSPI1_MOSI",		"n/a",
-	"GPP_B23",	"SML1ALERT#",		"PCHHOT#",
-	"GPIO_RSVD_1",	"n/a",			"n/a",
-	"GPIO_RSVD_2",	"n/a",			"n/a",
+	"GPP_B0",		"CORE_VID0",		"n/a",
+	"GPP_B1",		"CORE_VID1",		"n/a",
+	"GPP_B2",		"VRALERT#",		"n/a",
+	"GPP_B3",		"CPU_GP2",		"n/a",
+	"GPP_B4",		"CPU_GP3",		"n/a",
+	"GPP_B5",		"SRCCLKREQ0#",		"n/a",
+	"GPP_B6",		"SRCCLKREQ1#",		"n/a",
+	"GPP_B7",		"SRCCLKREQ2#",		"n/a",
+	"GPP_B8",		"SRCCLKREQ3#",		"n/a",
+	"GPP_B9",		"SRCCLKREQ4#",		"n/a",
+	"GPP_B10",		"SRCCLKREQ5#",		"n/a",
+	"GPP_B11",		"EXT_PWR_GATE#",	"n/a",
+	"GPP_B12",		"SLP_S0#",		"n/a",
+	"GPP_B13",		"PLTRST#",		"n/a",
+	"GPP_B14",		"SPKR",			"n/a",
+	"GPP_B15",		"GSPI0_CS0#",		"n/a",
+	"GPP_B16",		"GSPI0_CLK",		"n/a",
+	"GPP_B17",		"GSPI0_MISO",		"n/a",
+	"GPP_B18",		"GSPI0_MOSI",		"n/a",
+	"GPP_B19",		"GSPI1_CS0#",		"n/a",
+	"GPP_B20",		"GSPI1_CLK",		"n/a",
+	"GPP_B21",		"GSPI1_MISO",		"n/a",
+	"GPP_B22",		"GSPI1_MOSI",		"n/a",
+	"GPP_B23",		"SML1ALERT#",		"PCHHOT#",
+	"GSPI0_CLK_LOOPBK",	"GSPI0_CLK_LOOPBK",	"n/a",
+	"GSPI1_CLK_LOOPBK",	"GSPI1_CLK_LOOPBK",	"n/a",
 };
 
 const struct gpio_group cannonlake_pch_lp_group_b = {
@@ -109,31 +109,31 @@ const struct gpio_group cannonlake_pch_lp_group_c = {
 };
 
 const char *const cannonlake_pch_lp_group_d_names[] = {
-	"GPP_D0",	"SPI1_CS#",		"BK0",		"SBK0",
-	"GPP_D1",	"SPI1_CLK",		"BK1",		"SBK1",
-	"GPP_D2",	"SPI1_MISO",		"BK2",		"SBK2",
-	"GPP_D3",	"SPI1_MOSI",		"BK3",		"SBK3",
-	"GPP_D4",	"IMGCLKOUT0",		"BK4",		"SBK4",
-	"GPP_D5",	"ISH_I2C0_SDA",		"n/a",		"n/a",
-	"GPP_D6",	"ISH_I2C0_SCL",		"n/a",		"n/a",
-	"GPP_D7",	"ISH_I2C1_SDA",		"n/a",		"n/a",
-	"GPP_D8",	"ISH_I2C1_SCL",		"n/a",		"n/a",
-	"GPP_D9",	"ISH_SPI_CS#",		"n/a",		"GSPI2_CS0#",
-	"GPP_D10",	"ISH_SPI_CLK",		"n/a",		"GSPI2_CLK",
-	"GPP_D11",	"ISH_SPI_MISO",		"n/a",		"GSPI2_MISO",
-	"GPP_D12",	"ISH_SPI_MOSI",		"n/a",		"GSPI2_MOSI",
-	"GPP_D13",	"ISH_UART0_RXD",	"SML0BDATA",	"I2C4B_SDA",
-	"GPP_D14",	"ISH_UART0_TXD",	"SML0BCLK",	"I2C4B_SCL",
-	"GPP_D15",	"ISH_UART0_RTS#",	"GSPI2_CS1#",	"n/a",
-	"GPP_D16",	"ISH_UART0_CTS#",	"SML0BALERT",	"n/a",
-	"GPP_D17",	"DMIC_CLK1",		"SNDW3_CLK",	"n/a",
-	"GPP_D18",	"DMIC_DATA1",		"SNDW3_DATA",	"n/a",
-	"GPP_D19",	"DMIC_CLK0",		"SNDW4_CLK",	"n/a",
-	"GPP_D20",	"DMIC_DATA0",		"SNDW4_DATA",	"n/a",
-	"GPP_D21",	"SPI1_IO2",		"n/a",		"n/a",
-	"GPP_D22",	"SPI1_IO3",		"n/a",		"n/a",
-	"GPP_D23",	"I2S_MCLK",		"n/a",		"n/a",
-	"GPIO_RSVD_12",	"n/a",			"n/a",		"n/a",
+	"GPP_D0",		"SPI1_CS#",		"BK0",		"SBK0",
+	"GPP_D1",		"SPI1_CLK",		"BK1",		"SBK1",
+	"GPP_D2",		"SPI1_MISO",		"BK2",		"SBK2",
+	"GPP_D3",		"SPI1_MOSI",		"BK3",		"SBK3",
+	"GPP_D4",		"IMGCLKOUT0",		"BK4",		"SBK4",
+	"GPP_D5",		"ISH_I2C0_SDA",		"n/a",		"n/a",
+	"GPP_D6",		"ISH_I2C0_SCL",		"n/a",		"n/a",
+	"GPP_D7",		"ISH_I2C1_SDA",		"n/a",		"n/a",
+	"GPP_D8",		"ISH_I2C1_SCL",		"n/a",		"n/a",
+	"GPP_D9",		"ISH_SPI_CS#",		"n/a",		"GSPI2_CS0#",
+	"GPP_D10",		"ISH_SPI_CLK",		"n/a",		"GSPI2_CLK",
+	"GPP_D11",		"ISH_SPI_MISO",		"n/a",		"GSPI2_MISO",
+	"GPP_D12",		"ISH_SPI_MOSI",		"n/a",		"GSPI2_MOSI",
+	"GPP_D13",		"ISH_UART0_RXD",	"SML0BDATA",	"I2C4B_SDA",
+	"GPP_D14",		"ISH_UART0_TXD",	"SML0BCLK",	"I2C4B_SCL",
+	"GPP_D15",		"ISH_UART0_RTS#",	"GSPI2_CS1#",	"n/a",
+	"GPP_D16",		"ISH_UART0_CTS#",	"SML0BALERT",	"n/a",
+	"GPP_D17",		"DMIC_CLK1",		"SNDW3_CLK",	"n/a",
+	"GPP_D18",		"DMIC_DATA1",		"SNDW3_DATA",	"n/a",
+	"GPP_D19",		"DMIC_CLK0",		"SNDW4_CLK",	"n/a",
+	"GPP_D20",		"DMIC_DATA0",		"SNDW4_DATA",	"n/a",
+	"GPP_D21",		"SPI1_IO2",		"n/a",		"n/a",
+	"GPP_D22",		"SPI1_IO3",		"n/a",		"n/a",
+	"GPP_D23",		"I2S_MCLK",		"n/a",		"n/a",
+	"GSPI2_CLK_LOOPBK",	"GSPI2_CLK_LOOPBK",	"n/a",		"n/a",
 };
 
 const struct gpio_group cannonlake_pch_lp_group_d = {