summaryrefslogtreecommitdiffstats
path: root/src/soc/intel/tigerlake/include/soc/irq.h
blob: 68428d8ab0f963d2e2e87db81d7c23a99be5081d (plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
/* SPDX-License-Identifier: GPL-2.0-only */

#ifndef _SOC_IRQ_H_
#define _SOC_IRQ_H_

#define GPIO_IRQ14	14
#define GPIO_IRQ15	15

#define PCH_IRQ10	10
#define PCH_IRQ11	11

#define LPSS_I2C0_IRQ	27
#define LPSS_I2C1_IRQ	40
#define LPSS_I2C2_IRQ	29
#define LPSS_I2C3_IRQ	30
#define LPSS_I2C4_IRQ	31
#define LPSS_I2C5_IRQ	32
#define LPSS_SPI0_IRQ	36
#define LPSS_SPI1_IRQ	37
#define LPSS_SPI2_IRQ	34
#define LPSS_SPI3_IRQ	43
#define LPSS_UART0_IRQ	16
#define LPSS_UART1_IRQ	17
#define LPSS_UART2_IRQ	33

#define HDA_IRQ		16
#define GBE_IRQ		16
#define SMBUS_IRQ	16
#define TRACEHUB_IRQ	16

#define PCIE_1_IRQ	16
#define PCIE_2_IRQ	17
#define PCIE_3_IRQ	18
#define PCIE_4_IRQ	19
#define PCIE_5_IRQ	16
#define PCIE_6_IRQ	17
#define PCIE_7_IRQ	18
#define PCIE_8_IRQ	19
#define PCIE_9_IRQ	16
#define PCIE_10_IRQ	17
#define PCIE_11_IRQ	18
#define PCIE_12_IRQ	19

#define SATA_IRQ	16

#define xHCI_IRQ	16
#define xDCI_IRQ	17
#define CNVI_WIFI_IRQ	16

#define CNVI_BT_IRQ	18

#define THC0_IRQ	23
#define THC1_IRQ	22

#define ISH_IRQ		16

#define TBT_PCIe0_IRQ	16
#define TBT_PCIe1_IRQ	17
#define TBT_PCIe2_IRQ	18
#define TBT_PCIe3_IRQ	19

#define HECI_1_IRQ	16
#define HECI_2_IRQ	17
#define HECI_3_IRQ	16
#define HECI_4_IRQ	19

#define PEG_IRQ		16
#define IGFX_IRQ	16
#define THERMAL_IRQ	16
#define IPU_IRQ		16
#define GNA_IRQ		16
#endif /* _SOC_IRQ_H_ */