blob: 1f8701691d62841ef13f6c7cfb0b13ceb4507a9d (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
|
/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */
/*
* Copyright (c) 2021 Dávid Virág
*
* Device Tree binding constants for Exynos7885 clock controller.
*/
#ifndef _DT_BINDINGS_CLOCK_EXYNOS_7885_H
#define _DT_BINDINGS_CLOCK_EXYNOS_7885_H
/* CMU_TOP */
#define CLK_FOUT_SHARED0_PLL 1
#define CLK_FOUT_SHARED1_PLL 2
#define CLK_DOUT_SHARED0_DIV2 3
#define CLK_DOUT_SHARED0_DIV3 4
#define CLK_DOUT_SHARED0_DIV4 5
#define CLK_DOUT_SHARED0_DIV5 6
#define CLK_DOUT_SHARED1_DIV2 7
#define CLK_DOUT_SHARED1_DIV3 8
#define CLK_DOUT_SHARED1_DIV4 9
#define CLK_MOUT_CORE_BUS 10
#define CLK_MOUT_CORE_CCI 11
#define CLK_MOUT_CORE_G3D 12
#define CLK_DOUT_CORE_BUS 13
#define CLK_DOUT_CORE_CCI 14
#define CLK_DOUT_CORE_G3D 15
#define CLK_GOUT_CORE_BUS 16
#define CLK_GOUT_CORE_CCI 17
#define CLK_GOUT_CORE_G3D 18
#define CLK_MOUT_PERI_BUS 19
#define CLK_MOUT_PERI_SPI0 20
#define CLK_MOUT_PERI_SPI1 21
#define CLK_MOUT_PERI_UART0 22
#define CLK_MOUT_PERI_UART1 23
#define CLK_MOUT_PERI_UART2 24
#define CLK_MOUT_PERI_USI0 25
#define CLK_MOUT_PERI_USI1 26
#define CLK_MOUT_PERI_USI2 27
#define CLK_DOUT_PERI_BUS 28
#define CLK_DOUT_PERI_SPI0 29
#define CLK_DOUT_PERI_SPI1 30
#define CLK_DOUT_PERI_UART0 31
#define CLK_DOUT_PERI_UART1 32
#define CLK_DOUT_PERI_UART2 33
#define CLK_DOUT_PERI_USI0 34
#define CLK_DOUT_PERI_USI1 35
#define CLK_DOUT_PERI_USI2 36
#define CLK_GOUT_PERI_BUS 37
#define CLK_GOUT_PERI_SPI0 38
#define CLK_GOUT_PERI_SPI1 39
#define CLK_GOUT_PERI_UART0 40
#define CLK_GOUT_PERI_UART1 41
#define CLK_GOUT_PERI_UART2 42
#define CLK_GOUT_PERI_USI0 43
#define CLK_GOUT_PERI_USI1 44
#define CLK_GOUT_PERI_USI2 45
#define TOP_NR_CLK 46
/* CMU_CORE */
#define CLK_MOUT_CORE_BUS_USER 1
#define CLK_MOUT_CORE_CCI_USER 2
#define CLK_MOUT_CORE_G3D_USER 3
#define CLK_MOUT_CORE_GIC 4
#define CLK_DOUT_CORE_BUSP 5
#define CLK_GOUT_CCI_ACLK 6
#define CLK_GOUT_GIC400_CLK 7
#define CORE_NR_CLK 8
/* CMU_PERI */
#define CLK_MOUT_PERI_BUS_USER 1
#define CLK_MOUT_PERI_SPI0_USER 2
#define CLK_MOUT_PERI_SPI1_USER 3
#define CLK_MOUT_PERI_UART0_USER 4
#define CLK_MOUT_PERI_UART1_USER 5
#define CLK_MOUT_PERI_UART2_USER 6
#define CLK_MOUT_PERI_USI0_USER 7
#define CLK_MOUT_PERI_USI1_USER 8
#define CLK_MOUT_PERI_USI2_USER 9
#define CLK_GOUT_GPIO_TOP_PCLK 10
#define CLK_GOUT_HSI2C0_PCLK 11
#define CLK_GOUT_HSI2C1_PCLK 12
#define CLK_GOUT_HSI2C2_PCLK 13
#define CLK_GOUT_HSI2C3_PCLK 14
#define CLK_GOUT_I2C0_PCLK 15
#define CLK_GOUT_I2C1_PCLK 16
#define CLK_GOUT_I2C2_PCLK 17
#define CLK_GOUT_I2C3_PCLK 18
#define CLK_GOUT_I2C4_PCLK 19
#define CLK_GOUT_I2C5_PCLK 20
#define CLK_GOUT_I2C6_PCLK 21
#define CLK_GOUT_I2C7_PCLK 22
#define CLK_GOUT_PWM_MOTOR_PCLK 23
#define CLK_GOUT_SPI0_PCLK 24
#define CLK_GOUT_SPI0_EXT_CLK 25
#define CLK_GOUT_SPI1_PCLK 26
#define CLK_GOUT_SPI1_EXT_CLK 27
#define CLK_GOUT_UART0_EXT_UCLK 28
#define CLK_GOUT_UART0_PCLK 29
#define CLK_GOUT_UART1_EXT_UCLK 30
#define CLK_GOUT_UART1_PCLK 31
#define CLK_GOUT_UART2_EXT_UCLK 32
#define CLK_GOUT_UART2_PCLK 33
#define CLK_GOUT_USI0_PCLK 34
#define CLK_GOUT_USI0_SCLK 35
#define CLK_GOUT_USI1_PCLK 36
#define CLK_GOUT_USI1_SCLK 37
#define CLK_GOUT_USI2_PCLK 38
#define CLK_GOUT_USI2_SCLK 39
#define CLK_GOUT_MCT_PCLK 40
#define CLK_GOUT_SYSREG_PERI_PCLK 41
#define CLK_GOUT_WDT0_PCLK 42
#define CLK_GOUT_WDT1_PCLK 43
#define PERI_NR_CLK 44
#endif /* _DT_BINDINGS_CLOCK_EXYNOS_7885_H */
|
